두 가지 주요 솔루션이 있습니다.
하나는 전용 드라이버 칩을 사용하여 MOSFET을 구동하거나 고속 포토커플러를 사용하여 트랜지스터가 MOSFET을 구동하는 회로를 구성하는 것입니다. 그러나 첫 번째 유형의 접근 방식에서는 독립적인 전원 공급 장치를 제공해야 합니다. MOSFET을 구동하기 위한 다른 유형의 펄스 변압기와 펄스 구동 회로에서 구동 회로의 스위칭 주파수를 개선하여 구동 용량을 최대한 늘리고 부품 수를 줄이는 방법이 시급합니다. 해결하기 위해현재 문제.
첫 번째 유형의 구동 방식인 하프 브리지에는 두 개의 독립적인 전원 공급 장치가 필요합니다. 풀브리지는 하프브리지와 풀브리지 모두 3개의 독립적인 전원 공급 장치가 필요하며 구성 요소가 너무 많아 비용 절감에 도움이 되지 않습니다.
두 번째 유형의 구동 프로그램이며 특허는 발명명 "고출력"에 가장 가까운 선행기술입니다.MOSFET 드라이브 회로' 특허(출원번호 200720309534.8)에 따르면 이 특허는 고전력 MOSFET 전하의 게이트 소스를 해제하기 위해 방전 저항만 추가하고 셧다운 목적을 달성하기 위해 PWM 신호의 하강 에지가 큽니다. PWM 신호의 하강 에지가 커서 MOSFET의 셧다운이 느려지고 전력 손실이 매우 커집니다.
또한 특허 프로그램 MOSFET 작업은 간섭에 취약하고 PWM 제어 칩은 큰 출력 전력을 가져야 하므로 칩 온도가 높아져 칩의 수명에 영향을 미칩니다. 발명의 내용 본 실용신안의 목적은 고전력 MOSFET 구동 회로를 제공하고, 이 실용신안 발명의 목적을 달성하기 위해 보다 안정적이고 제로로 작동하는 것입니다. 기술 솔루션 - 고전력 MOSFET 구동 회로, 신호 출력 PWM 제어 칩은 기본 펄스 변압기에 연결됩니다. 첫 번째 출력 of 2차 펄스 변압기가 첫 번째 MOSFET 게이트에 연결되고, 2차 펄스 변압기의 두 번째 출력이 첫 번째 MOSFET 게이트에 연결되고, 2차 펄스 변압기의 두 번째 출력이 첫 번째 MOSFET 게이트에 연결됩니다. 펄스 트랜스포머 2차측의 제1 출력은 제1 MOSFET의 게이트에 연결되고, 펄스 트랜스포머 2차측의 제2 출력은 제2 MOSFET의 게이트에 연결되며, 펄스 트랜스포머 2차측의 제1 출력도 연결되는 것을 특징으로 하는 첫 번째 방전 트랜지스터에 연결되고 펄스 변압기 2차측의 두 번째 출력도 두 번째 방전 트랜지스터에 연결됩니다. 펄스 변압기의 1차측도 에너지 저장 및 방출 회로에 연결됩니다.
에너지 저장 해제 회로는 저항, 커패시터 및 다이오드를 포함하며, 저항과 커패시터는 병렬로 연결되고, 전술한 병렬 회로는 다이오드와 직렬로 연결된다. 실용 신안에는 유익한 효과가 있습니다. 실용 신안에는 또한 변압기 2차의 첫 번째 출력에 연결된 첫 번째 방전 트랜지스터와 펄스 변압기의 두 번째 출력에 연결된 두 번째 방전 트랜지스터가 있으므로 펄스 변압기가 낮은 출력을 출력할 때 레벨, 첫 번째 MOSFET과 두 번째 MOSFET을 빠르게 방전시켜 MOSFET의 셧다운 속도를 향상시키고 MOSFET 손실을 줄일 수 있습니다. PWM 제어 칩의 신호는 1차 출력과 펄스 사이의 신호 증폭 MOSFET에 연결됩니다. 신호 증폭에 사용할 수 있는 1차 변압기. PWM 제어 칩의 신호 출력과 1차 펄스 변압기는 신호 증폭을 위해 MOSFET에 연결되어 있어 PWM 신호의 구동 능력을 더욱 향상시킬 수 있습니다.
1차 펄스 변압기는 에너지 저장 릴리스 회로에도 연결되어 있습니다. PWM 신호가 낮은 레벨일 때 에너지 저장 릴리스 회로는 PWM이 높은 레벨일 때 펄스 변압기에 저장된 에너지를 방출하여 게이트를 보장합니다. 첫 번째 MOSFET과 두 번째 MOSFET의 소스는 매우 낮아 간섭을 방지하는 역할을 합니다.
구체적인 구현에서는 신호 증폭을 위한 저전력 MOSFET Q1이 PWM 제어 칩의 신호 출력 단자 A와 펄스 변압기 T1의 1차측 사이에 연결되고, 펄스 변압기 2차측의 제1 출력 단자는 제1 MOSFET Q4의 게이트는 다이오드 D1과 구동 저항 R1을 거쳐, 펄스 트랜스포머 2차측의 제2 출력 단자는 다이오드 D2와 구동 저항 R2를 거쳐 제2 MOSFET Q5의 게이트에 연결되고, 펄스 변압기의 2차측의 제1 출력 단자도 제1 드레인 삼극관(Q2)에 연결되고, 제2 드레인 삼극관(Q3)도 제2 드레인 삼극관(Q3)에 연결된다. MOSFET Q5, 펄스 변압기 2차측의 제1 출력 단자는 제1 드레인 트랜지스터 Q2에도 연결되고, 펄스 변압기 2차측의 제2 출력 단자도 제2 드레인 트랜지스터 Q3에 연결됩니다.
제1 MOSFET(Q4)의 게이트는 드레인 저항(R3)에 연결되고, 제2 MOSFET(Q5)의 게이트는 드레인 저항(R4)에 연결된다. 펄스 변압기(T1)의 1차측도 에너지 저장 및 방출 회로에 연결되고, 에너지 저장 및 방출 회로는 저항(R5), 커패시터(C1) 및 다이오드(D3)를 포함하며, 저항(R5) 및 커패시터(C1)는 내부에 연결된다 그리고 전술한 병렬회로는 다이오드 D3과 직렬로 연결된다. PWM 제어 칩의 PWM 신호 출력은 저전력 MOSFET Q2에 연결되고 저전력 MOSFET Q2는 펄스 변압기의 2차측에 연결됩니다. 저전력 MOSFET Ql에 의해 증폭되어 펄스 변압기 T1의 1차측으로 출력된다. PWM 신호가 하이인 경우, 펄스 트랜스포머(T1)의 2차측 제1 출력 단자와 제2 출력 단자는 하이 레벨 신호를 출력하여 제1 MOSFET(Q4)과 제2 MOSFET(Q5)을 도통시키도록 구동한다.
PWM 신호가 로우일 때, 펄스 트랜스포머 T1의 제1 출력과 제2 출력은 로우 레벨 신호를 출력하고, 제1 드레인 트랜지스터 Q2와 제2 드레인 트랜지스터 Q3는 도통되고, 드레인 저항 R3을 통해 제1 MOSFETQ4 게이트 소스 커패시턴스가, 방전용 제1 드레인 트랜지스터 Q2, 드레인 저항 R4를 통한 제2 MOSFETQ5 게이트 소스 커패시턴스, 방전용 제2 드레인 트랜지스터 Q3, 드레인 저항 R4를 통한 제2 MOSFETQ5 게이트 소스 커패시턴스, 방전용 제2 드레인 트랜지스터 Q3, 두 번째 MOSFETQ5 게이트 소스 커패시턴스는 드레인 저항 R4, 방전을 위한 두 번째 드레인 트랜지스터 Q3을 통해 이루어집니다. 제2 MOSFETQ5 게이트 소스 커패시턴스는 드레인 저항(R4)과 제2 드레인 트랜지스터(Q3)를 통해 방전되므로, 제1 MOSFET(Q4)과 제2 MOSFET(Q5)의 턴오프 속도가 빨라지고 전력 손실을 줄일 수 있다.
PWM 신호가 로우일 때 저항 R5, 커패시터 Cl, 다이오드 D3으로 구성된 저장된 에너지 방출 회로는 PWM이 하이일 때 펄스 트랜스포머에 저장된 에너지를 방출하여 제1 MOSFET Q4와 제2 MOSFET의 게이트 소스를 보장한다. Q5는 매우 낮아서 간섭 방지 목적에 적합합니다. 다이오드 D1과 다이오드 D2는 출력 전류를 단방향으로 전도하여 PWM 파형의 품질을 보장하는 동시에 어느 정도 간섭 방지 역할도 수행합니다.
게시 시간: 2024년 8월 2일
